| 标题 |
  Low Power CMOS Full Adder Cells based on Alternative Logic for High-Speed Arithmetic Applications 用于高速运算应用的基于替代逻辑的低功耗CMOS全加器单元
相关领域
加法器
算术
计算机科学
CMOS芯片
功率（物理）
进位保存加法器
算术逻辑单元
串行二进制加法器
并行计算
电子工程
数学
工程类
物理
量子力学
|
| 网址 | |
| DOI | |
| 其它 |
期刊：Informacije MIDEM - Journal of Microelectronics Electronic Components and Materials 作者：S. S. Subramanian; Gandhi M 出版日期：2024-05-27 |
| 求助人 | |
| 下载 | 该求助完结已超 24 小时，文件已从服务器自动删除，无法下载。 |
|
温馨提示：该文献已被科研通 学术中心 收录，前往查看
科研通『学术中心』是文献索引库，收集文献的基本信息（如标题、摘要、期刊、作者、被引量等），不提供下载功能。如需下载文献全文，请通过文献求助获取。
|
PDF的下载单位、IP信息已删除
(2025-6-4)
无极微光
cdercder
Nole
馨馨的科科
8R60d8
arniu2008
xing_xing
XX
超帅的笑蓝
OK
学术文献互助
huang
aajhajkahna
aaaa
修仙中
三三三
leery
mamama
Kao
Literature
皖公网安备34019202002308
